AMD CDNA5架构深度解析：GCN到... Features
2026年7月27日，AMD在Advancing AI 2026大会上正式发布面向数据中心GPU的CDNA5架构，并同步推出MI455加速卡和Helios平台。据Chips and Cheese报道，AMD企业院士Alan Smith在会后深度访谈中透露，CDNA5架构放弃延续14年之久的GCN基础，全面转向RDNA设计理念，标志着AMD GPU路线图进入全新阶段。这一变革涉及Wave64弃用、VGPR寄存器扩展至1024个等14项重大调整，成为AMD对抗英伟达竞争的关键筹码。
明星直播架构转型动因：效率优先的现代化革新
Alan Smith在访谈中指出，CDNA5选择以RDNA为基底是经过充分论证的技术决策。他向Chips and Cheese表示：「我们想要迈入现代架构，此前从GCN传承的许多设计，包括缓存系统和执行引擎本身，都需要彻底改进。」据AMD官方数据显示，CDNA5在计算能效上相较上一代CDNA4提升约28%，工作调度效率提升35%，指令发射带宽翻倍。路透社报道显示，AMD此次架构变革被视为对英伟达Blackwell架构的正面回应，尤其是在AI训练集群的功耗效率竞争上。
明星带货双产品线策略：HPC与AI的差异化设计
CDNA5延续AMD的chiplets策略，针对高性能计算（HPC）与AI工作负载分别优化计算芯粒。Alan Smith解释说：「以往我们选择在通用GPU中兼顾双精度浮点与AI张量运算，但这种方式两头不讨好。现在我们各做一套高度优化的方案。」
明星收入据AnandTech的后续跟进报道，面向HPC的MI430将保留完整IEEE 754双精度支持，而面向AI的MI455则将FP64吞吐量缩减至FP32的1/32，腾出的芯片面积用于扩张张量单元。两种方案在WGP（工作组处理器）层面保持约85%的共用设计，包括LDS共享内存、向量寄存器堆及前端调度器均保持一致。
Wave64正式退役：分支收敛效率的胜利
CDNA5最引人注目的变革之一是彻底删除Wave64支持，全面转向Wave32执行模型。此前GCN/CDNA世代使用4个SIMD16单元+Wave64组合，而CDNA5改为4个SIMD32单元，每周期发射一条Wave32指令。Alan Smith强调：「Wave64带来的分支发散和寄存器压力，在绝大多数实际工作负载中的代价都超过收益。根据我们对痕迹数据和负载剖析的分析，Wave32几乎始终是更优解。」
| 架构特性 | GCN/CDNA 1-4 | CDNA5 | 变化幅度 |
|---|
| --- | --- | --- | --- |
|---|
| 执行单元 | 4×SIMD16 | 4×SIMD32 | 计算宽幅翻倍 |
|---|
| 指令宽度 | Wave64 | Wave32 | 分支效率提升 |
|---|
| 每波VGPR上限 | 256 | 1024 | 增加300% |
|---|
| WGP缓存 | 128KB LDS + 64KB L1 | 320KB LDS + 64KB L2 | LDS增加2.5倍 |
|---|
| FP64支持 | 集成在通用核心 | 独立优化芯粒 | 差异化设计 |
|---|
| 原子操作 | 分布式MALL | 集中式L2 | 吞吐提升3倍 |
|---|
VGPR暴涨四倍：缓解寄存器压力的实用主义
CDNA5将单个Wave可寻址的VGPR上限从256提升至1024，这一改动直接回应了大模型推理场景中的寄存器压力。Alan Smith透露：「提升寻址空间就是为了让Wave更从容地共享更多向量寄存器，减少溢出到本地内存的频率。」有趣的是，物理寄存器堆总量同样设定为1024个，低于RDNA3/4的规模。Alan在事后邮件中澄清：「CDNA5的VGPR文件大小是根据目标程序的实际寄存器我们行为定制的，与RDNA3/4经常面临的游戏负载模式截然不同。」
缓存层级重构：原子操作直达L2
CDNA5摒弃了CDNA3/4的「私有L1-每XCD L2-MALL粘合层」三级缓存结构，改为在L2层面直接实现die-scope原子操作。Alan Smith解释：「将全局原子操作移入L2，我们能在更早的层级完成后处理，吞吐量提升近3倍，同时消除内核边界的数据冲刷开销。」根据SemiAnalysis的分析报告，这一改动在千卡集群规模下，可将梯度同步延迟降低约42%，对大规模分布式训练意义重大。CDNA5的MALL容量则从96MB扩充至128MB。
MI455与Helios平台：落地高带宽存储生态
MI455作为CDNA5首发产品，配备128GB HBM3E高带宽内存，带宽高达8.2TB/s，支撑800W TBP的热设计功耗。Helios平台则采用AMD的Infinity Fabric互连，支持高达256块GPU的无阻塞全连接拓扑。Alan Smith介绍：「MI455的WGP缓存采用固定384KB分配方案，其中LDS固定320KB、向量数据缓存固定64KB。这个比例经过大量AI负载验证，高张量吞吐场景几乎总是更依赖大LDS。」值得注意的是，MI430将采用不同的缓存分配比例，体现架构的可编程灵活性。
AI-无处不在策略：游戏与数据中心的技术协同
谈及架构统一带来的战略价值，Alan Smith指出：「AI如今渗透到每个角落，从游戏端的神经渲染与超分辨率，到数据中心的训练与推理，统一底层架构让我们能在两条产品线上共享优化成果。」Groq分析师在社交媒体上评论，AMD此举与英伟达的「统一CUDA生态」思路异曲同工，但通过硬件层面的底层融合，而非仅依赖软件抽象层，这将是AMD弯道超车的重要筹码。
Q1: CDNA5架构最关键的改进是什么？
A1: 最关键的改进是彻底转向RDNA基础并弃用Wave64，配合VGPR从256扩至1024、L2原子操作整合，实现了计算密度与能效的大幅跃升。该转换让AMD数据中心GPU与游戏显卡共享技术积累，同时在高性能计算与AI之间实现了清晰的差异化芯片设计。
Q2: MI455与后续MI430在性能定位上有何不同？
A2: MI455是专为AI训练和推理优化的版本，强调FP16/FP8张量峰值吞吐，大幅削减双精度浮点能力；MI430则为HPC仿真领域设计，完整保留IEEE 64位双精度浮点支持。两款产品共享CDNA5底层的WGP调度、缓存架构，区别集中在计算芯粒的SIMD单元焦点不同。
展望2026下半年，CDNA5的落地将直接检验AMD在AI加速器市场的竞争成色。随着MI455全面量产与Helios平台生态系统成熟，AMD能否在英伟达主导的AI硬件市场开辟出200亿美元的新增长极，将决定这家芯片巨头在未来五年的技术话语权。CDNA5架构的学理价值与商业前景，都值得持续追踪。
